En su exploración del empaquetado avanzado, Intel ha centrado su atención en un nuevo material para sustratos de chips: el vidrio. La rigidez del vidrio, junto con su menor coeficiente de expansión térmica, lo hace superior a los sustratos orgánicos, ya que reduce el grado de expansión y deformación. Según Pooya Tadayon, Intel Fellow y Director de Desarrollo de Tecnología de Empaquetado y Pruebas, estas propiedades confieren al vidrio una ventaja particular en el escalado de procesos, como la obtención de pasos más finos.

_{Tom Rucker, vicepresidente de desarrollo de tecnología y director de integración de desarrollo de tecnología de pruebas y empaquetado en Intel}

“El uso de sustratos de vidrio nos permite introducir funcionalidades y geometrías interesantes para mejorar el suministro de energía”, afirmó Tadayon. “Este material también permite la creación de diodos de alta velocidad que superan los 224G e incluso alcanzan los 448G”. Añadió que la adopción de sustratos de vidrio es un proceso gradual, impulsado por el desarrollo de herramientas y procesos, así como por la creciente demanda. Los sustratos de vidrio coexistirán con los sustratos orgánicos en lugar de reemplazarlos.

Tom Rucker, vicepresidente de desarrollo de tecnología y director de integración de desarrollo de tecnología de pruebas y empaquetado de Intel, señaló que la empresa ha cambiado su enfoque en el empaquetado avanzado, desde sistema en chip (SoC) a sistema en paquete (SiP).

“A medida que migramos muchas de nuestras líneas de productos a la tecnología EMIB (Puente de Interconexión Multimatriz Integrado), este cambio cobra cada vez mayor impulso”, afirmó Rucker. “También estamos avanzando hacia interconexiones 3D, que permiten el apilamiento de matrices y un mayor número de matrices, lo que permite geometrías más pequeñas y un mayor rendimiento, todo en un solo paquete”.

_{Pooya Tadayon, Intel Fellow, Director de Desarrollo de Tecnología de Empaquetado y Pruebas}

Los desafíos mecánicos que plantea el empaquetado a gran escala también han impulsado a Intel a ampliar sus capacidades en este ámbito. Tadayon señaló que los sustratos son propensos a deformarse, y Mark Gardner, director sénior de Empaquetado Avanzado de Intel Foundry Services, añadió que esto dificulta su montaje en placas base. "Por ello, hemos comprobado que la experiencia en el ensamblaje de placas puede ser beneficiosa para nuestros clientes, y podemos colaborar con los fabricantes de ensamblajes de placas para ofrecerles un proceso sin complicaciones", explicó Gardner.

Impulsando la innovación continua en la tecnología de envasado

Los productos recientemente lanzados y próximos lanzamientos de Intel incluyen:

• La Serie máxima Las GPU para centros de datos, presentadas a principios de 2023, aprovechan casi todas las tecnologías de empaquetado avanzadas de Intel, incluyendo el apilamiento 3D en paralelo y EMIB. Estos componentes contienen 47 matrices de proceso de 5 nm y 100 XNUMX millones de transistores.
• La próxima generación Foveros de paso de 36 µm La tecnología de apilamiento 3D (que ha evolucionado de 50 µm a 36 µm y ahora a 25 µm), así como la Lago Meteoro procesadores, cuyo lanzamiento está previsto para 2023.
• La Matriz de rejilla de bolas con chip invertido (FCBGA) La plataforma, que apunta a la producción en masa en 2024, planea expandir los tamaños de los paquetes uno al lado del otro a 100 mm, extender las capas intermedias y reducir los pasos a menos de 90 µm.
• Interconexiones de próxima generación, incluido el acoplamiento basado en vidrio, también conocido como tecnología de puentes de vidrio—y ópticas empaquetadas conjuntamente con guías de ondas integradas.

Tadayon explicó que la tecnología de puente de vidrio no conecta ni une directamente las fibras ópticas a los chips de silicio para evitar el reprocesamiento. Esta "solución única" admite la funcionalidad plug-and-play y se espera que entre en producción en masa a finales de 2024. Además, la tecnología de apilamiento de chips Foveros de Intel seguirá evolucionando, y se espera que los pasos se reduzcan a 9 µm.

“Con la vista puesta en las tecnologías de próxima generación, planeamos adoptar pasos inferiores a 5 µm en nuestros productos”, afirmó Tadayon. “Seguiremos introduciendo nuevas arquitecturas y capacidades de apilamiento 3D, que permitirán a los arquitectos conectar chips de diferentes maneras y aprovechar la flexibilidad que ofrece esta plataforma”.

¿Qué impulsa estas innovaciones tecnológicas?

“La tecnología de empaquetado desempeña un papel fundamental para habilitar las funciones informáticas en todos los sectores del ecosistema, desde supercomputadoras de alto rendimiento hasta centros de datos, edge computing y todo lo demás: almacenamiento, transmisión y acción basada en datos”, afirmó Rucker. “Los factores clave para las soluciones tecnológicas son el rendimiento, la escalabilidad y el coste”.

_{Mark Gardner, director sénior de empaquetado avanzado en la división de fundición de Intel}

Intel también está perfeccionando sus servicios de fundición, alejándose del enfoque de "todo o nada". Gardner describió el renovado modelo de fundición de sistemas abiertos de la compañía, que ofrece servicios más flexibles y personalizados que abarcan todo el ciclo de vida de la fabricación del producto, desde las especificaciones hasta las pruebas.

“Antes, era necesario utilizar todos nuestros servicios de fabricación o ninguno”, explicó. “Pero este nuevo enfoque satisface la demanda con mayor eficacia y ofrece mayor flexibilidad”. Además, ahora es posible realizar pruebas en etapas más tempranas del ciclo de fabricación, lo que ayuda a reducir costos.

“Esto es particularmente importante porque, si nos fijamos en Ponte Vecchio (nombre en clave de la GPU para centros de datos de la Serie Max), tiene casi 50 chiplets o tiles”, dijo Gardner. “Si uno de ellos falla durante las pruebas finales, hay que descartar todas las demás matrices en buen estado, junto con el costoso embalaje. Hemos visto el potencial de obtener más beneficios de las capacidades de las pruebas finales”.