W swoich badaniach nad zaawansowanymi opakowaniami firma Intel zwróciła uwagę na nowy materiał na podłoża chipów: szkło. Sztywność szkła, wraz z jego niższym współczynnikiem rozszerzalności cieplnej, sprawia, że ​​jest ono lepsze od podłoży organicznych, ponieważ zmniejsza stopień rozszerzalności i odkształcania. Według Pooya Tadayon, Intel Fellow i Director of Packaging and Test Technology Development, właściwości te dają szkłu szczególną przewagę w skalowaniu procesów, np. w osiąganiu drobniejszych skoków.

_{Tom Rucker, wiceprezes ds. rozwoju technologii i dyrektor ds. integracji rozwoju technologii pakowania i testowania w firmie Intel}

„Używanie podłoży szklanych pozwala nam wprowadzić pewne interesujące funkcjonalności i geometrie, aby poprawić dostarczanie mocy” — powiedział Tadayon. „Ten materiał może również umożliwić szybkie diody wykraczające poza 224G, a nawet osiągające 448G”. Dodał, że przyjęcie podłoży szklanych to stopniowy proces, napędzany przez rozwój narzędzi i procesów, a także pojawiający się popyt. Podłoża szklane będą współistnieć z podłożami organicznymi, a nie je zastępować.

Tom Rucker, wiceprezes ds. rozwoju technologii i dyrektor ds. integracji rozwoju technologii pakowania i testowania w firmie Intel, zauważył, że firma przeniosła swoją uwagę w obszarze zaawansowanych rozwiązań w zakresie pakowania z układów SoC (System-on-Chip) na układy SiP (System-in-Package).

„W miarę jak przechodzimy na wiele naszych linii produktów, aby korzystać z technologii Embedded Multi-die Interconnect Bridge (EMIB), ta zmiana nabiera tempa” — powiedział Rucker. „Przechodzimy również na połączenia 3D, które obsługują układanie matryc i pozwalają na większą liczbę matryc, umożliwiając mniejsze geometrie i wyższą wydajność — wszystko w jednym pakiecie”.

_{Pooya Tadayon, Intel Fellow, dyrektor ds. rozwoju technologii pakowania i testowania}

Wyzwania mechaniczne związane z pakowaniem na dużą skalę skłoniły również firmę Intel do rozszerzenia swoich możliwości w tym obszarze. Tadayon zauważył, że podłoża są podatne na odkształcanie, a Mark Gardner, starszy dyrektor ds. zaawansowanych opakowań w Intel Foundry Services, dodał, że utrudnia to ich montaż na płytach głównych. „W rezultacie odkryliśmy, że posiadanie wiedzy specjalistycznej w zakresie montażu płytek drukowanych może być korzystne dla naszych klientów i możemy współpracować z producentami zespołów płytek drukowanych, aby zapewnić im bezproblemowy proces”, wyjaśnił Gardner.

Ciągła innowacja w technologii pakowania

Wśród nowo wprowadzonych na rynek i nadchodzących produktów firmy Intel znajdują się:

•  Seria Max procesory graficzne do centrów danych, wprowadzone wcześniej w 2023 r., wykorzystują niemal wszystkie zaawansowane technologie pakowania firmy Intel, w tym układanie w stosy 3D obok siebie i EMIB. Komponenty te zawierają 47 matryc procesowych 5 nm i 100 miliardów tranzystorów.
• Następne pokolenie Skok 36µm Foveros Technologia układania w stosy 3D (która ewoluowała od 50 µm do 36 µm, a teraz do 25 µm), a także Jezioro Meteorów procesorów, których wprowadzenie na rynek planowane jest na 2023 rok.
•  Układ kulek typu Flip-Chip (FCBGA) Platforma, której masowa produkcja planowana jest na 2024 r., zakłada zwiększenie rozmiarów obudów obok siebie do 100 mm, wydłużenie warstw środkowych i zmniejszenie odstępów między elementami do wartości poniżej 90 µm.
• Połączenia nowej generacji, w tym połączenia na bazie szkła, znane również jako technologia mostów szklanych—oraz optyka w pakiecie ze zintegrowanymi falowodami.

Tadayon wyjaśnił, że technologia mostów szklanych nie łączy ani nie wiąże bezpośrednio włókien optycznych z chipami krzemowymi, aby uniknąć ponownego przetwarzania. To „unikalne rozwiązanie” obsługuje funkcjonalność plug-and-play i oczekuje się, że wejdzie do masowej produkcji do końca 2024 r. Ponadto technologia układania chipów Foveros firmy Intel będzie nadal ewoluować, a skoki mają się zmniejszyć do 9 µm.

„Patrząc w przyszłość technologii nowej generacji, planujemy przyjąć w naszych produktach skoki poniżej 5 µm” — powiedział Tadayon. „Będziemy nadal wprowadzać nowe architektury i możliwości układania w stosy 3D, co pozwoli architektom łączyć chipy na różne sposoby i korzystać z elastyczności oferowanej przez tę platformę”.

Co napędza te innowacje technologiczne?

„Technologia pakowania odgrywa kluczową rolę w umożliwianiu funkcji obliczeniowych we wszystkich sektorach ekosystemu, od superkomputerów o wysokiej wydajności po centra danych, przetwarzanie brzegowe i wszystko pomiędzy — przechowywanie, przesyłanie i działanie oparte na danych” — powiedział Rucker. „Kluczowymi czynnikami napędowymi rozwiązań technologicznych są wydajność, skalowalność i koszt”.

_{Mark Gardner, starszy dyrektor ds. zaawansowanych opakowań w dziale odlewniczym firmy Intel}

Intel udoskonala również swoje usługi odlewnicze, odchodząc od podejścia „wszystko albo nic”. Gardner opisał zmodernizowany model odlewni otwartego systemu firmy, który oferuje bardziej elastyczne usługi à la carte obejmujące cały cykl życia produktu — od specyfikacji produktu po testowanie.

„W przeszłości trzeba było korzystać ze wszystkich naszych usług produkcyjnych lub z niczego” – wyjaśnił. „Ale to nowe podejście zaspokaja popyt skuteczniej i oferuje większą elastyczność”. Ponadto testowanie można teraz wykonywać wcześniej w cyklu produkcyjnym, co pomaga obniżyć koszty.

„Jest to szczególnie ważne, ponieważ jeśli spojrzysz na Ponte Vecchio (nazwa kodowa procesora graficznego Max Series dla centrów danych), ma on prawie 50 chipletów lub płytek” — powiedział Gardner. „Jeśli jeden z nich zawiedzie podczas ostatecznych testów, musisz wyrzucić wszystkie inne dobre układy scalone, wraz z bardzo drogim opakowaniem. Widzieliśmy potencjał, aby uzyskać więcej z możliwości ostatecznych testów”.